1. Jurnal[Kembali]
2. Alat dan Bahan[Kembali]
a. Logic State
b. Switch
c. D Flip Flop
d. J-K Flip Fop
e. Logic Probe
f. Clock
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
- D flip flop. Pada rangkaian untuk kaki R dan S terhubung pada input B1 dan B0, yang mana keduanya bernilai 1. Untuk mengaktifkan R dan S pada D flip flop adalah aktif LOW, sehingga aktif saat diberikan logika 0. Karena kondisi yang diminta berlogika 1, maka set dan resetnya tidak aktif. Sehingga nilai input D yang berpengaruh pada keluaran Q dan Q'. Pada B5= 0 dan B6= 0. Dapat dilihat pada percobaan, output Q=0 dan Qnot=1.
- J-K flip flop. Pada rangakaian untuk kaki R dan S terhubung pada input B1 dan B0.Untuk mengaktifkan R dan S pada J-K flip flop adalah aktif LOW, dimana akan aktif saat diberikan logika 0. Tetapi, kondisi diminta berlogika 1, maka set dan resetnya tidak aktif. Sehingga output Q dan Q' dipengaruhi oleh input J-K. Pda kaki J terhubung B2=0 dan untuk K terhubung input B4=0. Pada B3 terhubung clock yang berfungsi untuk mempengaruhi output yang berubah atau tidak. Maka output Q=0 dan Q not= 1.
5. Video Rangkaian[Kembali]
6. Analisa[Kembali]
a. Analisa apa yang terjadi saat input B3 dan B2 dihubungkan ke clock dan k berlogika 1 gambarkan timming diagramnya!
Jawab :
Pada saat input dari B3 dan B2 dihubungkan ke clock maka outputnya akan berlogika Q = 0 dan Q' = 1 atau tidak terjadi perubahan karena kita memakai berjenis active low yang mana akan aktif apabila berlogika 0.
b. Analisa apa yang terjadi saat B5 dan B6 dihubungkan ke clock dan gambarkan timming diagramnya!
Jawab :
Pada saat input B5 dan B6 dihubungkan ke clock maka outputnya akan berlogika Q = 1.
7. Link Download[Kembali]
Tidak ada komentar:
Posting Komentar